YADROИнженер-исследователь по разработке аппаратных ускорителей
офис, гибрид, Нижний Новгород
Команда разрабатывает аппаратные ускорители уровня физического слоя L1 для отечественной базовой станции 4G/с последующим расширением до 5G. Роль посвящена разработке и верификации RTL-модулей и реализации блоков на FPGA для вывода продукта в производство
Стек
VerilogSystemVerilogFPGAGit
Задачи
- •Разработка кода на Verilog и SystemVerilog
- •Моделирование и отладка аппаратных модулей
- •Синтез и отладка hardware-блоков на FPGA
- •Интеграция блоков, реализованных на FPGA, с процессором
Обязательно
- •Хорошее знание Verilog и SystemVerilog
- •Опыт разработки и отладки аппаратных модулей
- •Опыт работы с FPGA
- •Опыт синтеза hardware-блоков
- •Умение работать с системами контроля версий Git
Будет плюсом
- •Знания стандартов 3GPP 4G LTE / 5G
- •Знания теории информации, детектирования и оценки параметров
- •Знания методов обработки сигнала: OFDM/SC-FDMA, MIMO, STBC, FEC, DFT
- •Знания помехоустойчивого кодирования: TBCC, CTC, LDPC, Polar