YADROTechnical Lead for Wireless IP
офис, гибрид, Москва
Ведущий инженер в команду разработки IP ядер RISC‑V для SoC беспроводной связи: будете определять архитектуру и микроархитектуру цифровых DSP‑блоков, участвовать в дизайне и верификации IP под FPGA/ASIC и наставлять команду; задача — обеспечить качественные высокопроизводительные блоки для продуктов компании
ГрейдLead
Опыт10+ лет
Стек
C++SystemVerilogFPGARISC-VASICDSP
Задачи
- •Определение архитектуры и микроархитектуры цифровых блоков
- •Разработка алгоритмов цифровой обработки сигналов
- •Дизайн и верификация IP цифровой обработки сигналов для применения в SoC/беспроводных системах
- •Разработка моделей и имплементаций на C/C++
- •Наставничество младших инженеров и постановка задач команды
- •Подготовка отчётов и презентаций
Обязательно
- •опыт DSP‑разработки 10+ лет с применением FPGA или в смежных областях
- •глубокие знания теории цифровой обработки сигналов
- •опыт маршрута проектирования цифровых IP блоков с применением FPGA или под ASIC
- •практический опыт SystemVerilog для разработки и верификации
- •опыт разработки моделей и реализации на C/C++
